

US005710549A

United States Patent [19]

Horst et al.

[11] Patent Number:

5,710,549

[45] Date of Patent:

Jan. 20, 1998

[54] ROUTING ARBITRATION FOR SHARED RESOURCES

- [75] Inventors: Robert W. Horst. Saratoga, Calif.; William J. Watson; David P. Sonnier, both of Austin, Tex.
- [73] Assignee: Tandem Computers Incorporated, Cupertino, Calif.
- [21] Appl. No.: 483,663 [22] Filed: Jun. 7, 1995

Related U.S. Application Data

[63] Continuation-in-part of Ser. No. 316,431, Sep. 30, 1 abandoned.	994,
---	------

- 370/444, 455, 462, 461, 447; 395/291, 296, 303, 650, 728, 729, 731, 732, 299,

860. 861, 862

[56] References Cited

U.S. PATENT DOCUMENTS

3,699,524 4,663,756	10/1972	Norberg		340/825.5
-,000,750	3/190/	Retterath	***********************	340/825.5


5,072,363	12/1991	Gallagher 395/725
5.210.871	5/1000	395/725
	211773	Lala et al 205/cco
5,388,097	2/1995	Baugher et al 379/455
5,388,228		Daugher et al 370/455
	21993	Heath et al
5,392,033	2/1905	Omen et al
		Oman et al 340/825.5
3,479,138	12/1995	Sato

Primary Examiner—Edwin C. Holloway, III
Attorney, Agent, or Firm—Townsend and Townsend and
Crew LLP

[57] ABSTRACT

A data communicating device, having a number of inputs whereat data is received for communication from one of a number of outputs of the device, includes apparatus for providing two levels of arbitration to select one of the inputs for data communication to an output. The first (lower) level of arbitration bases selection upon a round-robin order; the second (higher) arbitration level selects inputs based upon an indication from an input of an undue wait for access to the output over a period of time. Each input is provided a modulo-N counter, and a digital counter. Each time an input contends for access to an output and loses to selection by the output to another input, the modulo-N counter is incremented by an assigned value for that input. When N is exceed without access, the digital counter is incremented. The content of the counter operates to force the high-level arbitration.

13 Claims, 3 Drawing Sheets



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-138774

(43)公開日 平成9年(1997)5月27日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ			技術表示箇所
G 0 6 F 13/362	510		G06F	13/362	510G	
7/50				7/50	K	
15/173				15/16	400T	


		審查請求	未請求 請求項の数4 OL (全 10 頁)
(21)出願番号	特願平8-145734	(71)出顧人	391058071
			タンデム コンピューターズ インコーポ
(22)出顧日	平成8年(1996)6月7日		レイテッド
			TANDEM COMPUTERS IN
(31)優先権主張番号	08/483663		CORPORATED
(32)優先日	1995年6月7日		アメリカ合衆国 カリフォルニア州
(33)優先権主張国	米国 (US)		95014 クーパーティノ ノース タンタ
			ウ アベニュー 10435
		(72)発明者	
			アメリカ合衆国 カリフォルニア州
			95070 サラトガ ラーチモント アベニ
			n- 12386
		(74)代理人	弁理士 中村 稔 (外6名)
		(14) (44)	
			最終頁に続く

(54) 【発明の名称】 共用リソースのためのルート裁定方法

(57)【要約】

【課題】 同じ出力へのデータ通信アクセスについて競 合する2つ以上の入力の裁定にバイアスを与える方法及 び装置を提供する。

【解決手段】 多数の出力の1つから通信するためにデ ータ受け取られる多数の入力を有したデータ通信装置 は、出力へデータを通信するための入力の1つを選択す るように2レベルの裁定を行う装置を備えている。第1 の(低い)レベルの裁定は、ラウンドロビン順序に基づ いて選択を行い、第2の(高い)裁定レベルは、ある時 間周期にわたり出力へのアクセスが不当に待機された入 力からの指示に基づいて入力を選択する。各入力には、 モジュロNカウンタ及びデジタルカウンタが与えられ る。入力が出力へのアクセスに競合し、それに敗れて、 出力が別の入力を選択するたびに、モジュロNカウンタ がその入力の指定値だけ増加される。アクセスせずにN を越えると、デジタルカウンタが増加される。カウンタ の内容は、高レベル裁定を強制するように動作する。



【特許請求の範囲】

【請求項1】 少なくとも一対の入力と、出力とを有 し、その一対の入力にメッセージデータを受け取って、 出力へ通信しそして出力から再送信するように動作する データ通信装置において、出力へのアクセスに競合する 一対の入力間の裁定にバイアスを与える方法が、 各々の入力に指定値を与え、

一対の入力各々の値が等しいときは第1の所定のベース で出力へ通信するように一対の入力の一方を選択し、 一対の入力各々の値が等しくないときは第2の所定のべ 10 ースで出力へ通信するように一対の入力の一方を選択 し、そして出力へ通信するためのメッセージデータを有 する入力の一方の値を変更する、という段階を備えたこ とを特徴とする方法。

【請求項2】 上記変更段階は、上記指定値により変更 される各入力の累積値を発生する請求項1 に記載の方 法。

【請求項3】 複数の入力と、少なくとも1つの出力と を有し、複数の入力にデータを受け取って出力から再送 信するように動作するデータ通信装置であって、出力へ そしてそこから通信するためのデータを有する多数の複 数の入力の中から選択を行うデータ通信装置において、 複数の入力の各々に対し、

(a) 指定値を受け取りそしてそこから変更された値を 発生するように接続された演算ユニットを備え、この変 更された値は、上記複数の入力の1つが出力のためのデ ータを有しそして上記複数の入力の別のものが選択され たときに上記指定値によって変更され、

(b) 上記演算ユニットに接続され、上記変更された値 が所定値に等しいか又はそれを越えるときにカウントを 増加するためのカウンタを備え、

上記出力は、上記複数の入力の各々からカウントを受け 取って、そのカウントが第1の値であるときは第1の順 序に基づき多数の入力の1つから出力へデータを通信す るように多数の入力の1つを選択し、そして複数の入力 のいずれかからのカウントが第1の値でないときは第2 の順序に基づき多数の入力の1つを選択するためのアー ビタロジックを有することを特徴とするデータ通信装 置。

【請求項4】 上記演算ユニットは、その演算ユニット により発生された和が桁上げを生じるときに桁上げ信号 がアサートされる桁上げ出力を含む請求項6に記載の装 置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般に、多数の入 力と出力を有していて通信ネットワーク内でメッセージ のトラフィックをルート選択する装置に係る。より詳細 には、本発明は、装置の同じ出力へのデータ通信アクセ

イアスを与える方法及びこのような方法を実施する装置 に係る。

[0002]

【従来の技術】マルチ処理環境が増大するにつれて、シ ステムの個々のシステム要素(即ち、プロセッサや周辺 装置)間でデータ通信を行う機能としては、通信経路又 は他の幾つかの共用リソース (例えば、マルチユーザバ スシステム)への不公平なアクセスをあるシステム要素 に偶発的に与えないようにすると同時に、他のシステム 要素へのとのようなアクセスを制限するように入念に考 えねばならない。今日の多数のデータ通信ネットワーク 構成は、1つの通信リンクから多数の他の通信リンクの 1つへメッセージトラフィックを向け又はルート指定す るために種々の装置(典型的に「ルータ」)を使用す る。しかしながら、メッセージトラフィックは、同じ出 力に向けて実質的に同時に装置の2つ以上の入力に受け 取ることができ、2つのうちのどれを他の前に処理でき るようにするか、即ちどれを最初に行かせるかの闘争が 生じる。出力へのアクセスは、2つの競合する入力間に ある形態の裁定を必要とする。小型のシステム(即ち、 互いに通信するために少数のシステム要素しか必要とし ないシステム)は、入力に固定の優先順位を指定したり 又は「ラウンドロビン」処理を使用したりといった古典 的な裁定技術を用いることができる。前者の場合には、 各ポート入力に、ハイアラーキ裁定機構を形成するため の所定優先順位が与えられる。高い優先順位の入力は、 その同じ出力へアクセスを求める入力であって低い優先 順位が予め指定された入力以上に出力へのアクセスが与 えられる。ラウンドロビン技術は、入力の間に所定の順 序に基づいて優先順位を指定することを含む。メッセー ジトラフィックを受け取ると、優先順位が変化し、特定 の出力へのアクセスが許可された最後の入力に最低の優 先順位が与えられ、その次の順の入力が最高の優先順位 を有し、残りの入力は、所定の順序に基づいて同様に変 化する優先順位を有する。

【0003】例えば、マルチユーザVMEバスシステム のような他の共用リソース環境に同様の技術を用いて バスへのアクセスを、接続されたコントローラ間に割り 当てることもできる。

[0004]

30

【発明が解決しようとする課題】コンピュータシステム が複雑になり、要素(プロセッサ及び周辺ユニット)の 数が増加するにつれて、ルート指定装置の入力が多数の 要素からのメッセージトラフィックをルート指定するよ う要求されることが例外ではなくなった。更に、ルート 指定装置は、例えば、ツリー状のネットワーク構成とす るように時々カスケード接続にされ、ルート指定装置の 入力を経てメッセージトラフィックをルート指定する必 要のあるシステム要素の数が増加する。予め指定された スに対して競合する装置の2つ以上の入力間の裁定にバ 50 優先順位、ラウンドロビン処理、又は他の同様の技術を

使用する場合には、ルート指定装置のある入力のサービスがシステム要素の幾つかに不公平に割り当てられ、そのルート指定装置の別の入力を使用する他の要素を犠牲にすることがある。例えば、あるルート指定装置は、1つのシステム要素のみからメッセージトラフィックを1つの入力に受け取るが、同じルート指定装置の別の入力は、多数の要素にサービスすることが要求される。上記技術のいずれかを使用すると、ルート装置の注意の多くが1つの要素に向けられ、第2の入力を用いる多数の要素の各々にはあまり注意が向けられない。従って、公知の裁定技術は、ルート指定装置のサービスの多くを、そのルート指定装置を使用する少数のシステム要素を有する入力に不公平に割り当てることになる。

[0005]

【課題を解決するための手段】本発明は、例えば、共用 バス構造体のような任意の形式の共用リソース、又はこ こに述べるネットワークルート指定装置の出力へのアク セスを求める多数のユーザ間を裁定する方法を提供す る。本発明は、多数のメッセージ受信ポート入力と、少 なくとも1つの出力ボートとを有し、上記ボート入力の 20 1つにメッセージトラフィックが受け取られて、その出 力ポートヘルート指定されそしてそこから送信されるよ うなネットワークルート指定装置に使用される好ましい 実施形態について説明する。本発明は、各ポート入力を 通るメッセージトラフィックを監視して、待機中のメッ セージトラフィックを有するポート入力の優先順位を上 昇するという考え方に基づいている。本発明の好ましい 実施形態によれば、2レベルの裁定が実施される。最初 に、低レベル優先順位機構を用いて、ポート入力へのア クセスを求める2つのポート入力間で裁定が行われ、多 数の裁定周期を通じて待機していたメッセージトラフィ ックを有するポート入力を受け入れるために、それらの 優先順位が上昇され、高い優先順位機構を瞬間的に使用 する裁定へと持っていかれる。低レベル機構は簡単なラ ウンドロビン優先順位を使用する。ポート出力へのアク セスをもつ最後のポート入力は、裁定の優先順位を有 し、一方、次の順番のポート入力が最高の優先順位を有 する。他のボート入力は、確立されたラウンドロビン順 序に基づいて下降する優先順位を有する。ポート入力が ポート出力へのアクセスを得るたびに優先順位が変化す

【0006】第1レベルにおいて裁定を行うときには、 各々の選択されたボート入力は、その受け取ったメッセージトラフィックを送信のために出力ヘルート指定し、 優先順位がラウンドロビン機構に基づいて進んで、そのボート入力の優先順位を最低にし、そしてラウンドロビン・カーケンスで次のボートを最高の優先順位をもつものとして指名する。高レベルの裁定機構は、ボート出力を通るメッセージトラフィックを監視しそしてボート出力へルート指定されるべく待機しているメッセージトラフ

ィックを有するポート入力の優先順位を高める。高めら れる量は、各ポート入力に対して予め指定されたバイア ス値に一部依存する。予め指定されたバイアス値は、入 カ分数(IF)の形態であり、これは、ポート出力の帯 域巾の一部分のボート入力の割り当てとして考えられ る。ボート出力により取り扱われるメッセージトラフィ ックの流れが監視され、待機中のメッセージトラフィッ クを有するポート入力の優先順位は、ボート入力が待機 しているポート出力へのアクセス及び裁定に勝つことが できないたびに高めることができる。そのボート入力に 指定されたIFにより時間間隔が確立される。ポート入 力が出力ポートの裁定に参加する各裁定周期は、予め指 定された値でモジュロNカウンタを増加する。このカウ ンタがオーバーフローすると、2ビットカウンタが増加 される。この2ビットカウンタの非ゼロカウントは、関 連ポート入力がポートへ優先順位要求を発行し、その優 先順位が高められ、そして順番が変えられる(out of tu m) という信号である。2つ以上のボート入力がその関 連2ビットカウンタに非ゼロカウントを有する場合に は、高レベル機構が、大きい方の非ゼロカウントをもつ ものヘアクセスを許可する。2つ以上のポート入力の2 ビットカウンタが非ゼロであって且つ等しい場合には、 固定の優先順位機構で裁定が行われる。2 ビットカウン タに非ゼロカウントを有するポート入力がアクセスを許 可されるたびに、2ビットカウンタが減少される。 【0007】従って、優先順位カウンタに0以外のカウ ントを有するポート入力を見る裁定周期が最初に裁定さ れ、同点の場合は、固定優先順位によって行われる。各 ポート入力のIF値を形成する指定のバイアス値は、モ ジュロNカウンタ構成を増大するのに使用される。(と こで、Nは256であり、従って、カウンタは255で ロールオーバーする。)カウンタがその最大カウント (255)を越えて増加されそしてロールオーバーする と、2ビットカウンタが1だけ増加される。本発明によ り多数の効果が達成される。第1に、ルート指定装置の ポート出力への公平なアクセスが、いかなるポート入力 にも与えられ、即ちシステム要素に直結されたポート入 力及びシステム要素に間接的に接続された(即ち他のポ ートを経て)ポート入力の両方に与えられる。第2に、 40 本発明は、ボート出力の最大帯域巾の最小保証部分をい かなるポート入力にも割り当てる。他のメッセージトラ フィックを待機してデータが失われないよう確保するた めに、例えば、リアルタイムデータ(例えば、ビデオ) を取り扱うポート入力にポート出力へのアクセスを傾斜 させるように、高い指定バイアス値を与えることができ る。第3に、全ネットワークについて指定のバイアス値 を与えることにより、いかなる2つのシステム要素間に も保証されたメッセージ送信待ち時間を確立することが できる。これは、ネットワークの混雑によるのではない

50 エラー状態のもとでのみ越える特定の値に低い時間切れ

5

値をセットできるようにする。

【0008】本発明のこれら及び他の効果は、添付図面を参照した本発明の以下の詳細な説明より当業者に容易に明らかとなろう。

[0009]

【発明の実施の形態】添付図面の図1には、簡単なマル チプロセスシステムが参照番号10で一般的に示されて いる。図示されたように、このマルチプロセスシステム 10は、少なくとも一対の中央処理ユニット(CPU) 12a、12bと、ルート指定ユニット即ちルータ16 10 及び両方向性通信リンク18によりシステムエリアネッ トワーク構成に相互接続された複数の入力/出力ユニッ ト14(14a、14b、・・・14i) とを備えてい る。システム10の種々の要素間のメッセージトラフィ ックは、直列送信される9ビット記号と、これら記号の 同期転送のために必要な送信クロックとを含むデータパ ケットの形態であるのが好ましい。これらの記号は、ネ ットワークプロトコルの流れ制御に使用されるデータ又 はコマンドを形成するようにエンコードされる。ネット ワーク流れ制御は、本発明の理解又は実施に関与せず、 従って、ルート指定ユニット16の幾つかの要素の説明 に必要な以外は、ここでは詳細に述べない。しかしなが ら、各メッセージは、メッセージのソース及び行先を識 別するデータを含む。行先は、メッセージが再送信され てくるところのポート出力を選択するためにルータ16 により使用される。

【0010】図1の説明を続けると、各々のルータ16 は、6個の両方向ボート(0、1、・・・5)を有し、 その各々は、メッセージトラフィックが受け取られるポ ート入力と、メッセージトラフィックを送り出すことの できるポート出力とを有している。ルータ16aのポー ト2、3、4(及び0、1)の各々は、1つのシステム 要素にのみサービスする(即ち、その要素からのトラフ ィックをルート指定する)。一方、ポート5は、このポ ートを経てルート指定されるメッセージトラフィックを 送信できる8つのシステム要素、即ち両CPU12(ル ータ16b及び16cを経て)と、6つのI/Oユニッ ト14 (ルータ16b、16cを経て) とを有する。こ れら8個全てのソースが、ルータ16aのポート5のポ ート入力を経てルート指定されるべきメッセージトラフ ィックを送信し、ルータ16aのポート出力、例えば、 ポート0のポート出力(0)を経て送信しようとすると とがある。これに対し、ルータ16aのポート1-4 は、ポート0のボート出力へのアクセスに競合する必要 のある単一の要素しか有していない。ポート出力への等 しいアクセスが各ポート入力に許可される裁定方法で は、ポート2、3及び4に各々接続された I/Oユニッ ト14a、14b及び14c各々の方が、ルータ16a のポート5にメッセージトラフィックを送信する I/O

アクセスがより頻繁に与えられる。本発明は、ボート2-4よりも頻繁にボート0(又は他のボート)へのアクセスを与えるようにルータ16aのボート5をバイアスすることによりこの問題を軽減するように作用する。【0011】図2はルータ16aの簡単なブロック図である。ルータ16b及び16cは、特に指示のない限り、ルータ16aについての以下の説明がルータ16b、16cにも等しく適用されることが明らかである。上記のように、ボート0、1、・・・5の各々は、メッセージトラフィックを送信及び/又は受信することができる。それか 図2は ルータ16aが タボート0、1

トラフィックを送信及び/又は受信することができる。それ故、図2は、ルータ16 aが、各ボート0、1、・・5に対し、メッセージトラフィックを受信するためのボート入力(I)と、メッセージトラフィックを送出するためのボート出力(O)とを有するものとして示している。各ボート入力は、メッセージトラフィックの受信を処理するための関連入力ロジック30(30。、30、・・・30。)と、メッセージトラフィックを送出する出力ロジック32(32。、32、・・・32。)とを有する。到来するメッセージトラフィックは、受信ボートの入力ロジック30から、クロスバースイッチは、制御・状態ロジック36(及び以下に述べる個々の出力ロジック要素32)によって一部制

御される。従って、例えば、ボート0のボート入力 (I)により受け取られるメッセージトラフィックは、それに関連する人力ロジック30。へ送られ、そしてクロスバースイッチ34により指定の出力ロジック(例えば、出力ロジック30。)へルート指定される。ボート3のボート出力O(3)は、これに接続されたデータを送信するための出力ロジック32。を有する。

【0012】制御・状態ロジック要素は、ルータのほとんどの動作に対して同期制御を与える種々の状態マシンを含んでいる。更に、ルータ16aは、ルータの要素を同期動作するのに必要な種々のクロック信号を供給するクロックロジック40と、1つの例外を除いてここでは本発明に関連しない幾つかの自己チェック動作を実行するための自己チェック回路42とを備えている。ルータ16aには、これをメンテナンス処理システム(図示せず)へ通信接続するためにオンラインアクセスポート(OLAP)46が設けられる。このOLAP46は、UTSに述べるように、ルータが、例えば、タボート14

4、インスティテュート・オブ・エレクトリカル・アン ド・エレクトロニック・エンジニア、345イースト、 47番ストリート、ニューヨーク、ニューヨーク州、1 0017をベースとするものである。更に詳細な情報 は、この規格を参照されたい。

【0013】図3は、ポート入力 I (0) の入力ロジッ ク30。を示すブロック図である。他のボート入力Ⅰ (1)、・・・I(5)の入力ロジック30₁-30₅ も実質的に同じ構造であり、特に指示のない限り、入力 ロジック30。の説明を、入力ロジック30, -30。 の説明と考えられたい。図3に示すように、入力ロジッ ク30。は入力レジスタ50を備え、これは、到来する メッセージトラフィックを受信してバッファし、入力の 先入れ先出しバッファ待ち行列(FIFO)52へ転送 するように動作する。FIFO52は、送信エンティテ ィにおいて発信されてレジスタ50及びFIFO52へ のデータをクロックするのに使用されるクロック信号 (図示せず)と、FIFO52から記号を引っ張るのに 使用される(ローカル)クロックとの間の同期を与える ように動作する。入力FIFO52からの情報は、9-8 (ビット) コンバータ54へ送られ、これは、各々の 9ビット記号をそのエンコード形態からバイト形態へ変 換する。更に、入力FIFO52からの出力は、コマン ドデコード要素56及びプロトコル・パケットチェック ユニット58へ接続される。コマンドデコードユニット 56は、各記号を検査して、それが流れ制御コマンドで あるかどうか、ひいては、ルータが作用を与えねばなら ないコマンド、又はルータにより作用を受ける必要のあ るデータ(適切なボート出力ヘルート指定するのではな い)であるかどうか判断する。プロトコル・パケットチ ェックユニット58は、パケットが必要な転送プロトコ ルを満足するよう確保すると共に、パケットの結果のチ ェック和をチェックして、パケットがルータ16 aへ適 切に送信されるよう確保するように動作する。もしそう でなければ、プロトコル・パケットチェックユニット5 8は、パケットの終わりに、そのパケットをおそらく誤

【0014】9-8ビットコンバータ54を通過した到 来メッセージトラフィックは、FIFO制御器64によ 的に記憶される。FIFO62は、到来メッセージパケ ットの行先IDを検査できるようにし且つポート出力が クロスバースイッチ34を操作してメッセージトラフィ ックをルート指定する時間を許すに充分な一時的記憶容 量を備えている。又、FIFO62は、受信ポート入力 が待機しなければならない場合には到来メッセージトラ フィックの送信を停止するに充分な時間を許すに足る記 **憶容量を備えていなければならない。しかしながら、適** 切なポート出力の選択は、到来メッセージパケットに含 まれた行先アドレスによって左右される。この決定は、

りであると識別する記号を付加する。

到来メッセージバケットに含まれた行先アドレスを受け 取るポート出力選択ロジック66により行われる。この 行先アドレスから、ポート出力選択ロジック66は、指 定のポート出力を識別し、6本の要求ラインR(O)m の1つにその要求されたボート出力を識別する要求信号 をアサートする。但し、n=0、1、・・・5である。 説明を続ける前に、表示法について述べる。上記のよう に、出力ポート選択ロジック66は、6本の要求ライン R(O)。、R(O)1、・・・R(O)5の1つにお いて各々搬送される6個の出力信号を発生する。要求信 号ラインの形態は、R(n)。であり、但し、n(n= 0、1、・・・5)は、信号ラインのドライブソースを 識別し、そしてm(m=1、2、・・・5)は、搬送さ れる信号の行先を識別する。従って、ポート出力選択ロ ジック66は、6本の要求ラインR(O)。、R(O) 、・・・R(O)。を駆動し、その各々は、それが搬 送する信号を出力ロジック32。、32,、・・・32 。へと各々接続する。同様に、各ポート出力の出力ロジ ック32は、受信した要求信号に応答して、6本の信号 20 ラインGRANT (n)。の1つにGRANT信号をア サートすることによりアクセスを許可する。この場合 も、nは信号ラインを駆動する出力ロジックを識別し、 そしてmはその駆動信号を受信する入力ロジックを識別 する。特に指示のない限り、この説明全体を通じてこの 表示法を使用する。

【0015】図3の説明を続けると、ポート入力 I (0) により受け取られ、例えば、ボート出力O(3) を識別する行先アドレスをもつ到来メッセージは、要求 信号ラインR(O)。に要求をアサートして、ポート出 力〇(3)(より正確には、関連出力ロジック32、) に、該ポート出力に向けられたメッセージトラフィック がポート入力I(0)に待機していることを知らせる。 この要求信号を受け取るボート出力は、次いで、そのア クセスを許可することを表す許可信号を許可信号ライン GRANT(3)。に発生することで応答する。要求さ れた出力ロジック32がアクセスを許可すると(以下に 詳細に述べる)、クロスバースイッチ34を通る指定の ルートが形成され、メッセージパケットは、弾力性FI FO62から要求された出力ロジックヘルート指定され って制御される弾力性FIFO62に受け取られて一時 40 る。又、入力ロジックは、バイアスレジスタ72の内容 を受け取るバイアスロジック70も備えている。バイア スレジスタ72は、上記のように、その関連ポート入力 I(0)に対する指定のバイアス値であって、ポート出 力の帯域巾についてのそのポート入力の部分を表す指定 のバイアス値を受け取る。バイアスレジスタ72の内容 から、バイアスロジック70は、ポート入力1(0) (待機中のメッセージトラフィックをもつ)が参加して 負け、その優先順位を実際に加速する優先順位要求を発 生するところの裁定を監視する。この優先順位要求は、 50 6つ全部のポート出力の入力ロジック32に接続された

30

2ビットバスPR(0)により所望のポート出力の出力 ロジック32へ通信される。バイアスロジックは、6つ のポート出力の出力ロジック32から、GRANT信号 ラインGRANT(n) "により搬送される許可信号を 受け取る。

【0016】2つ以上のボート入力 I(0)・・・ I (5)が、同じポート出力(例えば、O(3))を識別 する行先アドレスをもつメッセージトラフィックをほぼ 同時に受信し始める場合には、どのポート入力を最初に 処理しそしてどれを待機させるかについてある決定を行 わねばならず、即ち所望のポート出力へのアクセスを裁 定して、どのポート入力を最初に行かせそしてどれを待 機させるかを決定しなければならない。本発明によれ ば、裁定は、2つのレベルで行われる。最初に、低レベ ル裁定が使用され、競合するポート入力が単純なラウン ドロビンプロセスによって選択される(が、例えば、固 定の優先順位を指定するような他の裁定構成も使用でき ることが明らかであろう)。多数の裁定及び要求を通じ て待機したメッセージトラフィックを有するポート入力 が順番を変える優先順位要求を発行することにより高レ ベル優先順位機構に入る。ラウンドロビン裁定プロセス は、各ポート出力O(0)、O(1)、・・・O(5) により、ポート出力ヘルート指定されるべき待機中のメ ッセージトラフィックを有するポート入力から受け取っ た要求信号R(n)。 に応答して実施される。 ポート入 力信号がその関連優先順位要求をアサートすることによ り順番を変えられるべきであるときは、高レベル裁定機 構が強制動作される。明らかなように、ポート入力が、 ポート出力ヘルート指定されるべく待機しているメッセ ージトラフィックを有するときには、そのボート出力に 対して参加する裁定を監視する。待機が続くと、各ポー ト入力に与えられて入力ロジック30のバイアスレジス タ72 (図3) に維持された上記の入力分数 (IF) か らバイアスロジック70により優先順位要求が発生され る(以下に述べるように)。

【0017】各ポート入力(I(0)、I(1)・・・ I(5))からの2ビット優先順位要求は、優先順位要 求バス(PR。、PR、・・・PR、)によってポート 出力(〇(0)、〇(1)・・・〇(5))へ接続され る。多数のポート入力が1つのポート出力に対して待機 中のメッセージトラフィックを有し、それ故、そのポー ト出力へのアクセスを張り合っており、そしてそれらの 各々の優先順位要求がゼロである場合には、裁定が行わ れ、競合するポート入力の1つがラウンドロビンプロセ スを用いて選択される。一方、張り合っているポート入 力の1つが非ゼロの優先順位要求を発行する場合には、 そのポート入力が高い優先順位を有するものとして処理 され、次の裁定周期中にアクセスの順番変更が許可され る。2つ以上のポート入力が順番の変更を要求している 場合には、固定の優先順位ベースで非ゼロの基準要求を 50 ジック30が出力ロジックヘルート指定するようにさせ

有するポート入力間でポート出力により裁定が行われ る。優先順位要求をいかに発生して使用するかを説明す る前に、先ず初めに、ポート出力(O(0)、O(1) · · · O (5))のアーキテクチャーを理解するのが有 用であろう。図4は、ポート出力〇(3)の出力ロジッ ク32,のアーキテクチャーを簡単な形態で示すもので ある。他のポート出力〇(0)-〇(2)及び〇(4) -〇(5)に対する出力ロジック32は、実質的に同じ 構造である。図4に示したように、クロスバースイッチ 34の出力は、出力ロジック32。のマルチプレクサ (MUX) 80によって受け取られ、これは、クロスバ ースイッチ34からのデータ及びコマンド信号発生器8 2の出力を選択するように動作する。使用されるネット ワークプロトコルに基づき、制御・状態ロジック36 (図2)の指令及び制御のもとで、コマンド記号を周期 的に挿入し、送信することが必要となる。MUX80に より行われる選択は、出力レジスタ84へ接続され、そ してそこからポート出力O(3)を経、そしてポート3 が接続されたネットワークリンク18(図1)を経て1 / 0 ユニット 14 へ送られる。

【0018】裁定は、各ポート出力において、アービタ 86により行われる。アービタ86は、各ポート入力 I (0)、I(1)・・・I(5)から、対応するポート 出力選択ロジック66(図3)からの要求信号ラインR (n), を受け取る。3つ以上の要求信号が同時にアサ ートされた場合には、アービタロジック86は、要求を 発しているポート入力の優先順位要求信号をチェックす る。全てが非ゼロである場合に、アービタロジック86 は、ラウンドロビン機構の優先順位に基づいて要求を裁 定する。しかしながら、競合するポート入力の1つが順 番の変更を要求していることがその関連優先順位要求バ ス(例えば、ポート2の入力ロジック30、に対するP R(2))上の非ゼロ値によって指示される場合には、 アービタロジック86がそのポート入力へのアクセスを 許可する。2つ以上のボート入力がその優先順位要求を アサートする場合には、アービタロジック86が高レベ ル優先順位機構に基づいてアクセスを裁定する。2ビッ トの優先順位要求が等しい場合には、ルート選択が固定 優先順位に基づいて行われ、最も高い予め指定された優 先順位をもつボート入力にアクセスが許可される。1つ の2ビット優先順位バスの値が他のものよりも数値的に 大きい場合には、その大きな優先順位要求をアサートす るポート入力が次に選択される。

【0019】裁定が行われると、アービタロジック86 は、6本の信号ライン(各々対応するポート入力の入力 ロジック30に接続される)の1つを経て裁定に勝った ポート入力 I (0)・・・ I (5) へGRANT信号を 発生する。更に、アービタ86は、クロスバースイッチ 34へ選択信号(SEL)を発生し、選択された入力ロ 10

る。図5は、ボート入力 I (0) に対する入力ロジック 32。のバイアスロジック70を詳細に示しており、8 ビット加算器140と8ビット累積レジスタ142との 組合せが含まれて、実際に、自走モジュロー255カウ ンタを形成する。加算器140は、対応するポート入力 (ここではポート入力 I (0)) に指定されてバイアス レジスタ72により維持されたバイアス値を受け取り、 そのバイアス値を累積レジスタ142の内容に加算す る。加算器140により形成された和は累積レジスタ1 42へ返送され、その内容を I F 値だけ増加する。又、 累積レジスタの内容は、入力ロジック30。が参加する 各裁定周期ごとにIF値だけ増加される。累積レジスタ 142の内容が、加算器140の巾を越える(即ち、2 55より大きい)点まで増加されると、加算器140の 桁上げ(Co)出力にオーバーフロー信号が発生する。 加算器140からのオーバーフロー信号は、オーバーフ ロー検出回路146へ送られ、出力(OV)に応答オー バーフロー信号をアサートし、これは、次いで、信号ラ イン148によって2ビットカウンタ150の増加(I NC)入力へ接続される。従って、カウンタ140の検 20 出されたオーバーフローは、2ビットカウンタ150を

増加するように働く。2ビットカウンタ150の内容

は、2ビット優先順位要求値を形成し、これは、2ビッ

ト優先順位要求バスPR(0)によって入力ロジック3

0。から6つのボート出力O(0)、O(1)・・・O

(5)の出力ロジック32へ搬送される。

【0020】説明を続ける前に、ボート入力 1(0)に 割当てられる入力分数(IF)は、分数の分子を構成す るバイアスレジスタ72に含まれたバイアス値と、実際 には分母である累積レジスタ142のサイズとで形成さ れることに注意するのが有用である。従って、ポート入 カ I (0) の場合に、レジスタ72に保持されたバイア ス値が64(図6について以下に説明する例で使用する 値)である場合、ポート入力 I (0)の入力分数は、6 4/256、即ち1/4となる。2ビットカウンタ15 0は、6入力のオアゲート152の出力を受け取る減少 (DEC) 入力を含む。 GRANT信号は、ボート出力 の各々からオアゲート152へ送られ、入力としてそこ に付与される。関連するポート入力(即ちポート入力 I (0))が、2ビットカウンタ150に非ゼロ値を含む。 状態でポート出力へのアクセスの裁定に参加しそして裁 定に勝った場合には、それによりポート出力から生じる GRANT信号が2ビットカウンタ150を減少させ る。2ビットカウンタ150は、アンダーフローしない ように、即ちカウンタの内容がゼロ値であるときに、D EC入力がオアゲート152の出力を無視しないように 設計される。

【0021】2ビット優先順位要求バスPR(0)は、 他のポート入力 I (1)、・・・ I (5) からのバスと

・・5)を形成し、これらは、ポート入力からの優先順 位要求を各ポート出力のアービタロジックユニット86 (図4)へ接続する。又、ここに説明するように、アー ビタロジックユニットは、36本の要求ラインR(n) 。も受け取り、その6つの各々は、6つのポート入力の 各々からのものであって、どのポート入力がアクセスに 対して張り合っているかをポート出力に識別する要求信 号を搬送する。アービタロジック86は、一般的な従来 設計の組合せロジック回路(又はブログラム可能なロジ ックアレー(PLA)エレメント)であり、競合するポ ートの優先順位バスPR(0)、・・・PR(5)によ って搬送される優先順位要求の状態から、どれがアクセ スを受けるべきかを決定し、そしてそのアクセスを、上 記のようにクロスバースイッチ34へ付与されるSEL 信号によりルート指定するように構成される。いずれの 2ビットカウンタにもカウントがない場合には、アービ タロジックユニットは、ラウンドロビンプロセスに基づ いて動作し、そのプロセスによりどれが最後にアクセス を許可されそしてどれが次の順番であるかに基づいて競 合ポートの1つを選択する。一方、1つ以上の競合ポー トが優先順位要求信号をアサートした場合には、最も高 い優先順位要求を有するもの(即ち2ビットカウンタ1 50が最も高いカウントを有するポート入力) にアクセ スが許可される。2ビットカウンタ150が同じカウン トを含んでいる2つ以上のポート入力の優先順位要求間 が同点である場合には、アービタは、固定優先順位機構 を課し、選択されたポート入力にGRANT信号を発生 する。

【0022】低レベルラウンドロビン裁定は、通常のメ ッセージトラフィックに対して使用され、高レベル裁定 は、ポートが裁定に参加して不成功であった回数と、指 定されたIF値とに基づいて強制的に作用される。高優 先順位機構は、ポートの2ビットカウンタ150が非ゼ ロカウントを含むときに入る。図6を参照して本発明の 動作を説明する。図6は、裁定周期TからT+8及びそ れ以上に対しポート0、1及び2(同じポート出力への アクセスを求める)の裁定を示す。最も左のカラムは、 各裁定周期を識別し、他のカラムは、各裁定周期中のレ ジスタ142の内容及び2ビットカウンタの内容(かっ こで示す)を表している。裁定周期中に裁定に勝つボー トは、ダークの累積値で示されている。ポート0、1及 び2の各々に割り当てられたIF値は、各カラムの上部 にかってで示されている。(ここで、出力ポートの帯域 巾は、加算器140及び累積レジスタ142により形成 された「カウンタ」のオーバーフロー値で示される。当 業者に明らかなように、ボート出力の帯域巾の分割をい かに微細に又は粗くするかと、メッセージトラフィック に対する最大待機とに基づいて、他の値も使用すること ができる。)

共に、6つの優先順位バスPR (n) $(n=0,1,\cdot)$ 50 図6は、ポート0、1及び2に対する到来メッセージト

ラフィックのみが特定のボート出力(例えば、ボート出力O(4))に対して張り合っていると仮定する。明瞭化のため、他のボートは参加しないと仮定し、従って、図示されていない。更に、メッセージトラフィックは各ボートにスタックされ、即ちあるボートに対する到来メッセージトラフィックが裁定されて、再送信のためにボート出力O(4)にルート指定されたときに、別の到来メッセージが存在するものと仮定する。

【0023】図6を参照すれば、最初に、第1の裁定周 期Tの前の時間(T-t)に、ポート0、1及び2のレ 10 ジスタ142の内容は空である。従って、3つ全ての入 カポート0、1及び2がポート4に向けられたメッセー ジトラフィックを有すると仮定すれば、ラウンドロビン 機構において第1のものである(いずれのカウンタ15 0にもカウントはない) ポート 0 が裁定周期Tの裁定に 勝つ。この裁定周期の終わりに、ポート0、1及び2の 各レジスタ142は、それらの指定バイアス値だけ増加 され、従って、次の裁定周期T+1については、バイア ス値が図示されたようになる。オーバーフローはなくそ して関連2ビットカウンタ150は空のままであるか ら、裁定周期T+1のラウンドロビン裁定は、ポート4 へのアクセスに対しラインの次のポート、即ちポート入 力1(図6に太字で示す)を選択する。レジスタ142 は、再び増加される。ここで、ポート2のレジスタ14 2はオーバーフローを経験してゼロに戻り、それに関連 する2ビットカウンタ150は、「1」に増加される。 従って、次に続く裁定周期T+2の間に、アービタロジ ック86'(ボート4のボート出力()(4)の)は、ボ ート2が2ビットカウンタ150にカウントを有する が、他のものは有していないことに注目し、それ故、ア ービタ周期T+2は、ボート2の選択を生じさせる。こ の裁定周期の終わりに、2ビットカウンタ150が1だ け減少され、全てのレジスタ142は、指定のバイアス 値だけ再び増加される。

【0024】裁定周期T+3は、カウンタ150にカウ ントがないのを見て、再び、ラウンドロビン機構に基づ いて、ラインの次のポーチ、即ちポート2にアクセスを 許可する。この場合も、レジスタ142は、増加され る。裁定周期T+4は、全てのレジスタ142がゼロに ロールオーバーしてオーバーフローを生じ、全てのカウ ンタ150が「1」のカウントを含むのを同時に見る。 カウンタ150のカウントは全て等しく(そして非ゼロ であり)、従って、例えば、最初にポート0を見、次い で、ポート1を見、等々といってポート4までラインを 下るような固定の優先順位機構に依存することにより、 同点状態を突破される。(明らかに、ポート5と他のボ ートとの間のように、他のポートが常に勝つ。)従っ て、この場合、ポート〇が裁定に勝つ。レジスタ142 は、対応する指定のバイアス値で再び増加され、一方、 ポート0の2ビットカウンタは、当該ポート出力からD 14

ECREMENT信号ラインに信号を発生することにより1だけ減少される。裁定周期T+5は、ボート1及び2がそれらのカウンタ150に1のカウントを依然含んでいるのを見、他のボートは同点である。この同点状態も、固定の優先順位機構を使用することにより突破され、このときには、ボート2よりも高い固定優先順位を有するボート1が選択され、そしてそのカウンタ150が1だけ減少される。

【0025】裁定周期T+6は、ポート2のカウンタが 「2」のカウントに増加されるのを見る。これは、その ときカウンタ150にカウントを有する唯一のものであ るから、ポート4へのアクセスが再び得られ(同時に、 低レベルのラウンドロビン機構の次のものであるが)、 そしてポート2のカウンタ150が減少される。 裁定周 期T+7は、ポート2がそのカウンタ150に非ゼロカ ウントを有している唯一のものとして見、それ故、ポー ト4へのアクセスが再び選択され、そのカウンタが減少 される。この裁定周期の終わりに、ポート0、1、2の レジスタ142が増加されると、全てがゼロ値へとロー 20 ルオーバーしそして全てがそのカウンタ150に「1」 のカウントを有する。 裁定周期T+8及びそれに続く周 期は、ここで、裁定周期T+4、・・・T+7を繰り返 す。図6を検討することにより明らかなように、このパ ターンは、ポート2が回数〔128/(64+64+1 28) = 128/256) の半分だけ裁定に勝つことを 示している。一方、ポート0及び1の各々は、回数(6 4/256)の1/4だけ裁定に勝つ。従って、この機 構は、指定バイアス値と2"の比に基づいて帯域巾を割 り当てるのに使用され、ここで、nは、バイアスされた 30 裁定カウンタ142の巾(とこでは、8ビット)であ る。しかしながら、異なる巾のカウンタを使用して、カ ウンタ142を実施し、帯域巾を割り当てるための比に 更に大きな分解能を得ることもできる。更に、6個のポ ートを有するルータの場合には、2ビットカウンタで充 分であるが、6ポートより多くのボートを有するルータ は2ビットより大きなカウンタ150を必要とする。

【0026】ラウンドロビン裁定を用いるのではなく、低レベル機構を実施する他の方法もあり、ここに開示した高レベル機構と共に、固定優先順位を使用するか又は40メッセージ自体の情報を使用して裁定を行うことができる。更に、高レベル機構において同点状態を打破するために使用される固定優先順位機構は、種々の形態の組合せロジック(例えば、ゲート、プログラム可能なロジックアレー、ルックアップテーブル、等)で実施される他の予め定められた優先順位へ変更することができる。

【図面の簡単な説明】

【図1】一対の中央処理ユニット(CPU)を備え、これらは、互いに接続されると共に、本発明によるルート指定装置を用いてメッセージトラフィックを通信するためのシステムエリアネットワーク(SAN)により複数

の入力/出力(I / O) ユニットにも接続されるようなマルチプロセッサシステムの簡単なブロック図である。

【図2】図1のシステムエリアネットワークに使用されるルート指定装置の簡単なブロック図であって、メッセージトラフィックを受け取りそして再送信する多数の個別の入力及びボート出力を有する構造を示す図である。

【図3】図2に示されたルート指定装置の1つのポート 入力に関連した入力ロジックを示す簡単なブロック図で ある。

【図4】図1及び2のルート指定装置の1つのポート出 10 力に関連した出力ロジックを示す簡単なブロック図である。

【図5】待機中メッセージトラフィックを有する図2のポート入力の優先順位を上昇するための優先順位要求を発生するのに使用されるロジックを示すブロック図である。

【図6】メッセージトラフィックを有するポート入力が 出力へのアクセスに対して裁定される多数の裁定周期を 示す図である。

【符号の説明】


10 処理システム

*12a, 12b CPU


- 14 入力/出力ユニット
- 16 ルート指定装置(ルータ)
- 18 両方向性通信リンク
- 30 入力ロジック
- 32 出力ロジック
- 34 クロスバースイッチ
- 36 状態ロジック
- 40 クロックロジック
-) 42 自己チェック回路
 - 46 オンラインアクセスポート(OLAP)
 - 50 入力レジスタ
 - 52 先入れ先出しバッファ待ち行列 (FIFO)
 - 56 コマンドデコード要素
 - 58 プロトコル・パケットチェックユニット
 - 62 弾力性FIFO
 - 66 出力ポート選択ロジック
 - 70 バイアスロジック
 - 80 マルチプレクサ
- 20 82 コマンド信号発生器

*


【図1】




【図2】



【図5】





【図6】

40.1 0	(1F≈64/256) ポート	(IF=64/256) ポート	(IF=128/256) ポート
裁定周期	_ 入力 _ [(0)_	_入力 I(I)	入力 1(2)
T-† T++23 T++23 T++56 T++7 T+8	D [0] 0 [0] 84 [0] 128 [0] 192 [0] 0 [1] 64 [0] 128 [0] 192 [0]	り [0] 0 [0] 64 [0] 12巻 [0] 192 [0] 92 [0] 64 [1] 128 [0] 192 [0] T + 4からT + 7を練	0 [0] 0 [0] 128 [0] 0 [1] 128 [0] 0 [1] 128 [1] 128 [1]

フロントページの続き

(72)発明者ウィリアムジョエルワトソンアメリカ合衆国テキサス州78756オースチンウルリクアベニュー1501

(72)発明者 ディヴィッド ポール ソーニア アメリカ合衆国 テキサス州 78750 オ ースチン イメージ コーヴ 7804